原子时代来临－Intel革命性Atom透析

不协调的一级缓存

由于顺序执行架构的性能对内存的高延迟非常敏感，因此Atom配备有大容量的一级缓存。有趣的是，Atom的一级缓存采用非对称的搭配方式，其指令缓存为32KB，而数据缓存只有24KB。之所以采用这种独特的非对称搭配是从性能优化、管芯面积和成本等方面来考虑的。Atom的二级缓存则跟Core架构相似，采用8路512KB设计。

Atom（或者说Silverthorne）采用Intel的45nm high-K金属棚极工艺制造，但有一点不同的是：Silverthrone的SRAM cell大小为0.382 um^2(平方微米)，晶体管数量为8个；而Core 2为0.346 um^2，晶体管数量只有6个。较大面积的SRAM cell耗电量跟所需运行电压都较低。小熊在线www.beareyes.com.cn

Atom还配备有两个硬件级的预取器，一个用于将L2中预取数据到L1，另一个则是从内存预取数据到L2。我们前面已经反复强调过，如果当前操作所需的数据不在缓存中，就会导致整个流水线停工，所以硬件预取单元对于顺序执行的架构极为重要。当然要想“治本”的话还需要将内存控制器集成到核心内，Intel有望在第二代的Atom（代号Moorestown）内核集成内存控制器。

Sea-of-FUBs设计

将一个核心分割成9个块区然后分别由不同的设计小组负责是Intel设计CPU的惯用手法，比如一个小组负责L2设计、一个小组负责IO介面等等。不过这次负责设计Atom
的奥斯丁团队实际上是一个规模很小的设计小组，因此设计流程有所不同。他们采用一种叫做Sea-of-FUBs的核心构造法，这种方法比上面提到的“分块”更加细分，所谓FUB就是功能单元块（Functional Unit Block），像加法器、解码器、缓存都属于FUB，各FUB的设计可以同时进行，提高了研发效率。再者，Sea-of-FUBs随时提醒设计师们低能耗是首要任务，其他特性只需“够用就好”，核心面积的死预算迫使设计师不能随心所欲，如果想要加大某个FUB的规模，就必须有另外一个FUB做牺牲缩小体积；能耗上也需要遵循这一原则。

Atom比Intel之前所有的移动处理器更加模块化，实话说我感觉其组成更像是GPU而不是CPU。因为整个芯片一成使用了custom logic，其余90%都是使用Intel标准电路，像是二级缓存、PLLs、数据I/O、寻址I/O等等。这样做的好处是一来可以降低Atom的营销成本，二来是以后想为核心增删特性比较方便。