|
2003年，CPU领域的技术是推陈出新，现在回顾过去一年CPU的革新有助于我们理解今年CPU的发展。
CISC指令集加RISC微结构
我们平常接触到的CPU都是使用CISC指令集，但是却大量使用了RISC技术，甚至可以说CISC处理器也有一个RISC内核，因此了解CISC和RISC对于理解现代CPU设计就显得非常关键。我们知道CISC处理器使用
的微代码指令集可以直接在微代码ROM（这可比内存速度快很多）里执行，因此新设计的处理器只需增加较少的晶体管就可以执行同样的指令集，也可以很快的开发新的指令集。CISC具有庞大的指令集，可以减少编程所需要的代码行数，减轻程序员的负担，它具有一些高级的指令。
CISC的优点是能够有效缩短新指令的微代码设计时间，比较容易实现向下兼容，新的指令集可以包含原有的指令集，保证向下兼容原有的软件。另外微代码指令格式和高级语言相匹配，因此编译器并不一定要重写。但是它的缺点也很明显，CISC指令集和CPU的设计比上一代产品更复杂，不同的指令需要不同的时钟周期来完成，执行较慢的指令会影响系统的执行效率。
精简指令集RISC（Reduce Instruction Set
Computer)）是为了提高处理器运行速度而设计的架构，它的关键技术在于流水线操作（Pipelining），在一个时钟周期内完成多条指令。现在超流水线以及超标量技术已经得到普遍的运用，即使是CISC处理器也大量采用超流水线和超标量技术
，可以说RISC的设计思想已经深入CISC处理器的设计。
精简指令集包含了简单、基本的指令，通过这些简单、基本的指令可以组合成复杂指令。RISC的指令都具有同样的长度，可以在一个单独操作里完成。RISC的大多数指令都可以在一个时钟周期里完成，并且允许CPU在同一时钟周期内执行一系列指令。RISC处理器
设计比相应的CISC处理器简单，设计周期也更短，还能运用更多的新技术来开发更快的下一代处理器。RISC的缺点在于，多指令的操作使程式设计师必须小心地选择合适的编译器，而且编写的代码量会非常庞大。此外RISC体系的CPU需要更多更快的高速缓存，这使CPU制造成本高昂。
综上所述，我们可以通过以下几点来比较CISC和RISC架构
1、指令的形成方面，CISC因指令复杂，采用微代码控制单元的设计，而RISC的指令90%是由硬件直接完成，只有10%的指令是由软件组合的方式完成，因此RISC在指令执行时间上较短，但RISC所需的RAM空间相对较大。
2、寻址模式，CISC的需要较多的寻址模式，而RISC只需少数的寻址模式，也就是说CPU在计算内存有效地址时，CISC会占用较多的总线周期。
3、指令的执行，CISC指令的格式长短不一，执行时的周期次数也不统一，而RISC结构刚好相反，所以RISC处理器更加适合采用管线处理架构的设计方式。显然在设计上RISC比CISC简单，同时由于CISC的执行步骤过多，闲置的单元电路等待时间增长，不利于并行处理的设计，所以从效率上说RISC比CISC高。但RISC的指令精简后造成代码庞大，需要更多的内存空间，且存在指令种类较多等缺点。
今年CPU制造技术会转向90nm工艺，它的晶体管门宽只有50nm
管线长度与频率的迷思
先从Pentium III说起，因为大家对这颗CPU还有较深的印象，Pentium
III的最后一个核心是Tualatin，具有133MHz的前端总线频率和512KB二级缓存，最高频率达到了1.33GHz。但是由于流水线（pipeline）长度的问题，在目前的工艺下它的频率很难继续提高。Pentium
III的微架构使它运行在中、低频率时有不错的性能表现。但是Pentium III的微架构没有了进一步升级的可能，它没有SSE2指令集，前端总线比起AMD
Athlon或者Intel Pentium 4的前端总线性能要低得多，Intel使用Netburst架构全面取代Pentium III的架构，以高频获得高性能。
可以说Pentium III的微架构是基于RISC核心的，具有5个单元。另外它的管线（pipeline）长度是10 stage。Pentium
M核心使用了类似的特征，但是要提高处理器的时钟频率需要使用更深的流水线。实际上，Pnetium
M现在已经发布了1.6GHz频率的处理器，时钟频率远超过了目前Pentium III核心所能达到的范围，目前0.13微米工艺制程只可以把Pentium
III核心频率推进到1.4GHz附近。Pentium M使用了更长的流水线，超过了10stage，同样在0.13微米工艺下Pentium
M的频率可以超过1.6GHz。Pentium 4是一个很好的例子，展示了超长流水线对频率提升的帮助，Pentium4的流水线长达20
stage，在0.13微米工艺下它的频率达到了3.2GHz。Intel在Pentium M上使用了比Pentium
III更长的流水线，但是没有透露具体的长度，不过我们可以设想它在10stage和20stage之间。一般情况下加深流水线会降低CPU的指令执行效率，但是可以提高时钟频率。Pentium
4需要高精度的预测机制来减少分支失败和提高流水线的输出，我们知道，Pentium
M提供了一些高级的机制来增加分支预测精度，减少长流水线时分支预测失败带来的性能损失。
提高分支预测精度
当分支预测失败后流水线就会失效，现代CPU都可以同时处理和管理几个指令，它们可以乱序执行，但是当指令中包含分支时问题就出现了。哪个指令分支会被选择，这时就需要应用到CPU的分支预测机制，分支预测基于一些复杂的算法。分支预测机制会去判断那个分支将会被执行，假如CPU犯错，它违背了指令的顺序造成分支预测失败。分支预测失败后需要把流水线中无用的代码都清除掉，这个操作是很耗时间的，尤其是长流水线更是如此，这对CPU的性能是个严重的打击。因此超长流水线的CPU需要尽量避免出现分支预测失败的情况，这是一个很大的挑战，因此需要提高它们的分支预测的算法。
Pentium III CPU加入了两个分支预测机构，Pentium M使用了两个同样的分支预测机构，另外又增加了一个。
NetBurst提高了超标量处理的性能，这依赖于分支预测的精度。减少分支预测失败造成的性能损失有两种方法，一是采用类似Pentium4的“回溯缓存”（trace
cache）技术，回溯缓存保存了解码后的微代码的执行次序，一但分支预测失败它能够使流水线返回失败前的断点。但是回溯缓存要使用不少的晶体管，会增加能源消耗，第二种方法是彻底抛弃回溯缓而努力去提高分支预测精度，这是Pentium
M所采用的技术。Pentium 4的Netburst使用Trace Cache追踪指令的执行，一但失效可以快速的修复。Northwood的12k
μ-ops Trace Cache已经表现很不错了，Prescott会使用16k μ-ops Trace
Cache会小幅增强分支预测的精度，进一步减少长流水线失效对性能的影响。
Pentium 4家族还会一直延续下去
Intel的看家法宝，Hyper-Threading技术
Northwood核心，它内建了Hyper-Threading技术
回顾历史Hyper-Threading技术是同步多线程（SMT）技术的一个版本，它最初被命名为Jackson技术，首先用在Xeon处理器上。它的实现依赖于像超管线，寄存器重命名，指令乱序执行等技术。目前的处理器技术允许进行ILP（instruction-level
parallelism ），也就是指令级的并行运算。而Hyper-Threading带来了TLP（
thread-level-parallelism）线程级并行的思想，TLP意味着两个或更多的软件可以同时执行线程，
Hyper-Threading可以为所有的多线程应用程序和多任务单线程应用程序带来好处，如果两个线程没有同时使用相同的处理器资源的话，Hyper-Threading可以极大的提高处理器性能。
在INTEL
Pentium4处理器中引入Hyper-Threading技术的主要原因是，改变处理器的性能提升仅仅依赖频率提升的状况，为多任务环境和多线程应用程序提供更好的支持，以及更加有效得利用处理器资源。
为了更好的理解Hyper-Threading技术，让我们来回顾一下CPU架构的一些基本概念，CPU架构中包括可编程的数据寄存器，控制和状态寄存器，中断控制寄存器，debug寄存器，段寄存器，状态标志，堆栈指针和特殊模式的寄存器。在支持Hyper-Threading的Pentium4处理器中，不能共享的资源好象指令指针，寄存器别名表（register
alias table），指令TLB，中断控制，历史分支缓存和返回式堆栈。并行和共享的资源（可以让每个线程分享一半）包括：一些缓存器，如返回缓存器，调用/存储缓存器，各种内建队列，共享资源还包括L1高速缓存（分支和L1数据），全局历史队列分支，微代码ROM，寄存器重命名控制逻辑，还有执行单元（ALU）也被完全共享。物理寄存器文件也被共享，每个处理器将不使用超过一半的入口，在每个逻辑处理器中有充足的物理寄存器重命名提供微代码执行。Hyper-Threading正是充分利用这些可以共享的处理器资源来进行多线程处理。
800MHz前端总线+双通道DDR400
2003年Intle推出的875P芯片组给我们带来了不小的惊喜，Intel毫不吝啬的在上面运用了一推新技术，800MHz FSB，双通道DDR400，PAT内存加速技术，采用CSA通道的千兆网卡。一方面是迫于AMD
Athlon 64的压力，另一方面也是为了配合Hyper-threading的Pentium 4处理器，
875P芯片组是双通道DDR技术成为主流的开端
800MHz前端总线，前端总线和内存总线同步时可以达到最高的效率，FSB800的数据传输率高达6.4GB/s，传统的单通道内存已经无法满足前端总线带宽的需求了，因此INTEL引入了双通道DDR
SDRAM。如果使用双通道DDR400 SDRAM可以达到6.4GB/s的数据传输率，可以和前端总线达到同步。875P支持800MHz的前端总线，它仍然是Quad-Pumped数据传输方式，因此基准频率是200MHz，比原来的133MHz提高了许多。原来的FSB533可以提供4.2GB/s的峰值带宽，875P的峰值带宽达到了6.4GB/s。
双通道DDR400内存，为了匹配前端总线，INTEL为875P提供了双通道DDR400内存，可以提供6.4GB/s的数据传输率，另外875P还支持ECC校验内存。
PAT技术图解
PAT，PAT的全称是Performance Acceleration
Technology，这是一项内存加速技术，实际上875P可以说是从Springdale芯片中优选出来的，只有通过严格的测试可以达到性能加速的要求才会被制成875P芯片。875P支持ECC校验内存，可以用于工作站，另外狂热的玩家也会对875P的PAT技术感兴趣。875P的内存控制器可以让内存操作加快两个时钟周期，一个时钟周期提高是在CPU对内存访问操作上，另一个时钟周期是在DRAM的片选操作上，最终在DRAM的片选操作上提高了两个时钟的速度。
CSA，Communications Streaming Architecture，由于PCI总线和南桥连接了太多的高速总线，因此INTEL从MCH芯片上引出了一个新的通信端口，称为CSA，它可以使千兆以太网减少延时，绕过了MCH-ICH总线直接连接MCH，也不需要和PCI设备抢带宽。875P主板上可以使用INTEL
82547EI千兆以太网控制芯片，这是颗全双工的以太网控制芯片，它通过CAS通道可以实现1400-1500Mbps的双向数据传输率。
Athlon 64技术解析
Athlon 64是AMD的未来
Athlon 64的架构是从目前的X86架构扩展而成的，就象从8位CPU到16位CPU再到32位CPU的发展一样，Athlon
64这样做的目的是保证和目前的指令集相兼容，使成千上万的软件可以继续使用，这是一种低成本的转换方式。而Intel的IA-64采用了全新的架构，使用一种VLIW指令集。大家知道使用64位理器可以突破4GB内存寻址的限制，64位软件也是今后发展的必由之路。到底如何发展64位指令集，AMD和Intel选择了不同的道路，不过AMD的方法保护了用户在软件上的投资，向下兼容X86指令集可以让用户使用目前的操作系统和软件，微软即将推出的windows
xp 64bit edition也使Athlon 64解决了操作系统方面的问题。不过因为X86指令集是CISC，CPU使用的复杂程度比较高，还需要翻译成RISC微指令来执行，INTEL的IA-64更加适合RISC核心。
实际上Athlon
64是一款真正的x86处理器（虽然它带有一个64位的扩展）就象Athlon、K6和AMD的其它处理器一样。x86体系仍旧在发展，AMD狠狠得打击了那些对x86指令集即将消亡的预言，自从8086诞生二十年来，Athlon
64继续把这种CISC指令集发扬光大（CISC指得是复杂指令集，它是相对于RISC精减指令集而言的）。从核心来看，Athlon
64是一个9路的超标量、乱序执行系统，也许你想不到Athlon到Athlon 64的改变还不如K6到Athlon的变化大。
Athlon 64的软件模式，从这张图可以看到AMD 64新增的寄存器
Athlon 64有九个执行单元，这点和Athlon一样。Athlon 64集成了三个整数处理单元（算数/逻辑单元，ALUs），三个地址生成单元（AGUs）和三个浮点处理单元。和Athlon及K6一样，Athlon
64解释每一条x86指令，使它转换成RISC的微指令（ROPs），越过这几条编译管线，Athlon
64就是一个RISC处理器，其中已经没有x86指令或状态了，这也是现代CISC处理器的基本架构，通过把CISC代码编译成RISC指令，提高并行处理能力和时钟频率。
Athlon 64在每个时钟周期解码三个x86指令并把它分派为9个ROPs，ROP被发送到9个执行单元，大多数ROPs都可以直接执行，有少数还需要经过转换。呵呵，微代码是CISC指令发展到最后的精粹。Athlon
64的管线长度为12级，比Athlon的10级增加了一些，这样有利于提高CPU频率。不过还是远远不如Intel的Netbrust所采用的20 stage
pipeline，因此在工作频率上是无法超越Pentium 4，Athlon 64仍然采用了PR的性能标注法，2GHz的Athlon 64标识为Athlon
64 3200+，也就是在性能上相当于Pentium 4 3.2GHz。
CPU集成内存控制器
Athlon 64平台使用了双向的HyperTransport总线
这虽然不是AMD的首创，而且在Athlon
64发布之前，这项技术也被人所诟病，大家关心的是CPU内建控制器后就无法及时追踪最新的内存发展，如DDRⅡ推出后就需要重新设计AMD
64的内存控制器，用户的升级成本也会增加。但事实证明，AMD这一招非常厉害，它大幅提升了AMD平台的内存性能，特别是在内存延迟方面，Athlon
64的内存控制器以极低的时钟延迟而一举超越Intel
CPU所用的芯片组。CPU集成内存控制器之后，也把北桥给解放出来，也解决了之前AMD平台芯片组内存控制器性能参差不齐的状况。北桥专注与AGP和I/O，AMD在Athlon
64上引入了HyperTransport总线，它采用双向16bit
800MHz的总线，最高带宽达到了6.4GB/s，这使得AMD平台的I/O呑吐量大幅提高，此外HyperTransport采用差分电压传输信号，抗干扰能力强，也有利于PCB板设计，这些都是Athlon
64平台的优势所在。
年度最成功的宣传Centrion平台
这个标记并不仅仅代表一颗CPU
| |
Pentium III |
Pentium 4 |
Pentium M |
| 核心 |
P6 (Tualatin核心 0.13微米工艺) |
Netburst (Northwood核心 0.13微米工艺) |
"P6+" (Banias 0.13微米工艺) |
L1 Cache
(data + code) |
16KB + 16KB |
8KB + 12Kµops (TC) |
32KB + 32KB |
| L2 Cache |
512KB |
512KB |
1024KB |
| 指令集 |
MMX, SSE |
MMX, SSE, SSE2 |
MMX, SSE, SSE2 |
| 最高频率 (CPU/FSB) |
1.2GHz
133MHz |
2.4GHz
400MHz (QDR) |
1.6GHz
400MHz (QDR) |
| 晶体管数量 |
44百万 |
55百万 |
77百万 |
从核心架构来分析，并不是频率越高速度就越快
Centrino实际上是一个套件，是一个解决方案，是INTEL花了三亿美元宣传的东西。Centrino是由Pentium
M处理器，855芯片组和INTEL PRO/WIRELESS 2100无线网卡构成的。其中的核心组件是Pentium
M，由INTEL在以色列的研发团队设计，研发代号是Banias，这是一颗专门为移动运算而生的处理器。
Pentium M+855chipset+Pro/Wireless=Centrino
按照Intel最初的Roadmap，Banias在去年第四季时就会被90nm工艺的Dothan所取代，但随着Dothan发布被推迟，Banias的奉命会比初期的长许多。Banias是INTEL第一颗专门为移动处理（简单说就是笔记本电脑）而设计的CPU。在此之前的PentiumⅡ-M和PentiumⅢ-M以及Pentium4-M都是从台式机处理器改进而来。移动处理器要求更低的工作电压，更低的功耗，核心要更加的耐热，还要加入电源管理技术。
Banias有比Pentium
III长但是比Pentium4短的流水线，这是它设计的一个关键所在。过长的流水线在分支预测失败后性能会受到更大的损失，因为整条流水线都会失效，这是超标量处理器的通病。Banias引入了高级指令预测（Advanced
Branch
Prediction），这是一项新技术，包括以前从未在微体系结构中一起使用的分支预测程序。分支预测程序帮助缩短了系统的总延时，从而以更低能耗提供更高性能。Banias可以达到比Pentium
III更高的分支预测精度，大约提高了20%。
为了弥补没有回溯缓存的不足，Banias核心引入了一种称为micro-ops
fusion的技术，INTEL称这项技术为：微操作融合。此项技术可将两个微操作归并为一个，从而能够加快执行速度，降低功耗。它的设计思想是：micro-ops
fusion在micro-ops（解码后的处理器微代码）发送到“流水线到执行单元”之前把它们打包，把两个操作合并成一个，这样它可以提高流水线的利用效率以及减少了指令分支。Banias还有一个重要设计思想是节能优先于性能，实际上Banias牺牲了25%左右的性能来延长电池工作时间，可以说Banias是为笔记本电脑而生的。
专用堆栈管理（Dedicated Stack Management），Banias使用专用硬件来管理堆栈指针，从而减少在处理器内部进行堆栈管理所需微操作的数量。专用堆栈管理器减少了微操作的总体数量，以更低能耗实现更高性能。这是另一项整合到Banias核心的节能技术，通过管理堆栈指针和堆栈相关联的数据（堆栈是用来记住当前处理器的状态），Banias只保持使用的堆栈开放而关闭掉不用的堆栈，这个设计有效地减少了能量消耗。
结合了非常高的分支预测精度，micro-ops fusion和增强堆栈管理，这使Banias成为一个非常有趣的处理器架构。尽管Banias的管线比Pentium
III长了20-50%，但是Banias仍然保持了比Pentium III更高的IPC（每时钟周期的指令数，一个衡量处理器效率的指标），因此它的指令执行效率非常高，以较低的频率就达到了较高频率Pentium4的性能，根据测试1.6GHz
banias处理器的性能相当于2.4GHz Pentium4处理器。
Banias使用了64bit 100MHz quad-pumped FSB，相当于400MHz的数据传输频率。Banias的处理器总线在电气上和Pentium4兼容，也就是说Banias可以使用为Pentium4设计的芯片组。Banias使用了0.13微米的工艺，七千七百万颗晶体管，其中有一半晶体管用在二级缓存上。Banias有64KB的L1缓存，它的L1缓存数量是Pentium
III的一倍。L1缓存分成32KB数据缓存和32KB指令缓存，Banias具有高达1MB的L2缓存。为了降低Cache的功耗，Banias采用了8路关联的L2缓存，每路缓存再被分成四块，一共是32块，不用的缓存单元全部“休眠”，只有相关的缓存块才会被激活，这样Banias的L2缓存的功耗只有全部的1/32。
台式机芯片组移植到笔记本电脑中首先要考虑的是节能问题，台式机和笔记本芯片组使用一样的前端总线，在通常的移动处理器上，当CPU有读请求时CPU上的读缓存立刻就会激活，但是实际上读缓存并没有被使用一直到数据请求被执行。Banias的做法是当读请求从Pentium-M
CPU发送到MCH（内存控制器）期间，读缓存保持睡眠状态，它直到数据从MCH发回时才会被唤醒。855PM和855GM的比845芯片组的节能性能更好，855的功耗只相当于845的一半，它采用了64位的DDR266内存接口和AGP
4X总线支持。和855PM/855GM配合的是ICH4-M，比起前一代的ICH3-M来说，ICH4-M增加了对USB 2.0的支持，使Centrino笔记本可以使用高速串行总线。最后要提到Centrino中的Pro/Wireless
2100无线网卡，这也切合无线与移动的思想，在最新的Centrino中已经使用了802.11g的设备，把数据传输率提高到了54Mbps，更具实用价值。
Intel 2003年最强的桌面处理器P4XE 3.2GHz
Pentium4 Extreme Edition的标识
| |
Pentium 4 XE |
Pentium 4 |
Athlon 64 |
Athlon 64 FX |
Opteron 100系列 |
Opteron 200系列 |
Xeon MP |
Xeon MP |
| Socket |
Socket
478 |
Socket
478 |
Socket
754 |
Socket
940 |
Socket
940 |
Socket
940 |
Socket
604 |
Socket
603 |
| 核心频率（GHz） |
3.2 |
3.2 |
2.0 |
2.2 |
2.0 |
2.0 |
3.2 |
2.8 |
| 总线带宽（GB/s） |
6.4 |
6.4 |
6.4 |
6.4 |
6.4 |
6.4 |
4.2 |
3.2 |
| 晶体管数量 |
约178百万 |
55百万 |
|
|
|
~105百万 |
|
~190百万(w/ 2MB
Cache) |
| L1 Cache 尺寸 |
8KB+12K mOPs |
8KB+12K mOPs |
128KB |
128KB |
128KB |
128KB |
8KB+12K mOPs |
8KB+12K mOPs |
| L2 Cache 尺寸 |
512KB |
512KB |
1MB |
1MB |
1MB |
1MB |
512KB |
512KB |
| l3 Cache 尺寸 |
2MB |
- |
- |
- |
- |
- |
0-1MB |
1-2MB |
| 多处理器支持 |
- |
- |
- |
- |
- |
+(2) |
+(2) |
+(4) |
| DDR控制器通道 |
2 |
2 |
1 |
2 |
2 |
2 |
2 |
4 |
| 内存类型 |
DDR400 |
DDR400 |
DDR400 |
DDR400
Registered |
DDR333
Registered |
DDR333
Registered |
DDR266
Registered ECC |
DDR200
Registreed |
几种高性能处理器的比较
Pentium4 Extreme
Edition处理器是Intel在Prescott发布之前最强的桌面处理器了，显然它针对的目标就是AMD的Athlon 64 FX
51，这两颗都是顶级的CPU，不约而同面向的是骨灰级的游戏发烧友。我们知道Athlon 64 FX实际上是AMD针对服务器市场的Opteron的桌面版本，甚至它们在处理器引脚数上都一样，不过AMD在2004年第一季度会把Athlon
64 FX的管脚数为改为939 pin。Intel理所当然也要打造出一颗可以和Athlon 64
FX匹敌的桌面处理器来，最直接的方法就是使用服务器CPU的核心，Intel直接采用了Xeon MP。比起桌面Pentium4处理器来，Xeon
MP增加了1-2MB的三级高速缓存。P4 EE使用的是Socket
478封装，800MHz前端总线，在支持FSB800和HT功能的Socket478主板上都能正常工作，如865PE，875P，由于P4XE只能使用单处理器，因此也不会对服务器市场造成什么冲击。
CPU-Z的检测结果，2MB的三级缓存的确很诱人
Pentium4 Extreme
Edition由于使用了2MB的三级高速缓存，它的晶体管数量达到了惊人的178百万颗，核心面积为237平方毫米，这也是它为什么如此昂贵的主要原因。P4 XE仍然是基于Netbrust架构，它使用了8KB的L1高速缓存，12
k μ-ops L1执行追踪缓存，也就是说Trace Cache可以记录12000条微操作，一但发生流水线失效（例如分支预测失败）的情况，通过Trace
Cache可以快速的恢复到失效前的流水线状态，能够减少流水线失效造成的性能损失。Prescott核心的Pentium 4处理器会使用16KB的L1
数据缓存和16k μ-ops L1执行追踪缓存，相对于Northwood核心有了较大的改进。P4 XE的L2缓存仍然是512KB，在L2缓存的带宽方面，Athlon
64也远不是对手。我们知道最初的Northwood核心使用了55百万颗晶体管，P4 XE增加了2MB三级SRAM缓存，每bit大约需要六颗晶体管，也就是说SRAM的单元就需要100百万颗晶体管，这还不包括接口逻辑芯片，它还需要增加额外25%的晶体管，这样算起来P4
XE三级缓存的晶体管数量差不多有125百万颗。我们看到，仅仅是L3缓存的晶体管数量就达到了Nortwood核心的两倍。最终P4XE的晶体管数量差不多达到了180百万颗，Intel共布的数据是178百万颗晶体管，这实在是一个惊人的数目。
Xeon MP和Pentium 4 XE是一样的东西吗？
核心尺寸增加的倍数并不是和晶体管数目增加倍数成1:1的关系，同样的0.13微米工艺，举例来说，Barton比Thoroughbred增加了256KB二级缓存，结果是Barton比Thoroughbred
80平方毫米的核心要大12平方毫米，达到了101平方毫米。在Intel
Northwood核心中，256KB的二级缓存面积仅为8平方毫米，换句话说，Cell的位密度是AMD处理器缓存密度的2.5倍，这可能算是历史上最佳的SRAM设计了。如果P4XE的三级缓存密度一样的话，那它就增加了八个8平方毫米，如果算在大约25%的I/O逻辑和接口，P4XE的核心尺寸大约是230平方毫米。
有趣的是，从Intel工艺制程来看，当年130 nm工艺的SRAM cell或者说bit大约需要5平方微米的晶元面积，当制程提升到90
nm时，每bit的尺寸仅仅减小1.5平方微米，我们知道，Intel准备生产52 Mbit SRAM
arrays，算上附加的I/O单元占用的晶元面积，330百万颗晶体管的面积仅为109平方毫米，也就是说在下一代CPU中，我们甚至可以看到使用6MB ECC校验的L3高速缓存。
AMD 2003年最强的处理器Athlon 64 FX51
AMD64可以分为Athlon 64和Athlon 64 FX，Athlon 64 FX和针对服务器的Opteron处理器，这次我们评测的是Athlon
64 FX。它可以支持双通道DDR400内存，内存带宽的提升可以更好的发挥出CPU的性能。Athlon 64 FX可以提供高达6.4GB/s的I/O带宽，另外Athlon
64 FX也不再采用PR值来表示性能，目前推出的2.2GHz工作频率的Athlon 64 FX就以Athlon 64 FX-51来表示。
实际上现在的Athlon 64 FX和Opteron的管脚数是一样的，这两种处理器的区别仅仅在内存控制器上，Athlon 64
FX最高支持双通道的DDR400，而用于服务器的Opteron只支持到双通道的DDR333，它们采用的内存类型都是带ECC校验的Registered模组。实际上AMD这样做会造成服务器CPU和工作站CPU定位的混乱状态，因此AMD很快会把Athlon
64 FX的管脚数改为939，现在的Socket 940只是Athlon 64 FX过渡类型。Athlon 64 FX支持双通道DDR SDRAM，出于稳定和容量的考虑，它使用是Registered内存，也就是常用于服务器上的内存模组，这也说明了它和Opteron的近亲关系。
Athlon 64FX处理器，大小和Athlon 64一样，处理器的编号是ADA
FX51，主频2.2GHz，11倍频，前端总线频率是800MHz。Athlon 64FX采用的陶瓷封装，又走回了原来的老路。在使用过程中，感觉Athlon 64
FX的发热量明显比Athlon 64高。
目前Athlon 64 FX还是使用940pin的引脚，不久之后AMD就要把它的管脚改为939pin
回顾过去，展望未来
在过去的2003年，CPU领域的变化让人目不暇接，Intel方面仍然依靠着Northwood这颗长青树，以不断提高频率的方式保持依靠地位，之间又发布了800MHz
FSB和Hyper-threading技术，使CPU性能跃上了一个新台阶。在移动处理器方面，则一直是Intel处理器独领风骚，虽说之前的Pentium4-M由于架构的问题，功耗和发热量较大，并不是非常成功，但是Pnetium
M的推出让我们看到了移动处理器未来的发展方向。Intel把Pnetium
M处理器，855芯片组以及Pro/Wireless无线网卡集中用Centrino的品牌推出，迅速树立品牌形象，可以说是去年CPU市场最成功的运作。年底Intel推出了P4XE，这颗有着2MB
L3 Cache的处理器继续着对抗AMD
CPU的任务。只是Prescott和Dothan的推迟发布影响了Intel的市场布局，今年我们也就期待这两个采用90纳米工艺的早日诞生。
2003年对于AMD来说非常关键，虽说AMD频频推出新的Athlon XP和Duron核心，但都被Intel处理器压着。直到发布了Athlon
64处理器，它支持X86-64技术，集成内存控制器，引入了Hypertransport总线，同时L2 Cache也增加到1MB，这些都让Athlon
64的性能有了大幅提高，而它的Athlon 64
FX成为最佳的游戏处理器。这些都得益于AMD积极的架构革新和大胆的市场策略。可以说2003年AMD取得了不俗的成绩，今年除了规范Athlon
64的接口外，增加产能也是AMD要解决的问题。
|
